Descrição
Projeta e compila projetos FPGA ou CPLD para dispositivos Xilinx. Desenvolvedores de hardware podem sintetizar, depurar e programar designs de dispositivo; bitstreams podem alterar hardware conectado e licenciamento proprietário se aplica.
FICHA · AUR
vitis
Suíte de design FPGA/CPLD para dispositivos Xilinx
- fpga-design-suite
- GRAPHICAL
- Desenvolvimento
- HARDWARE
- Abre direto
codex · reviewed · 5 de jun. de 2026 descrição em
pt-br · fallback Como rodar
vitis
Comandos: vitis
Permissões
Permissões ainda não analisadas para esta fonte.