Descrição
Projetos SystemVerilog podem receber diagnósticos, completions e navegação de editor pelo Language Server Protocol. Este pacote compila o comando Rust svls para uso por editores ou sessões manuais de terminal. Ele é para desenvolvedores FPGA e ASIC; diagnósticos ajudam a revisar código HDL, mas não substituem simulação ou verificações de síntese.