Descrição
Código SystemVerilog pode ser convertido em Verilog para fluxos de design e síntese de hardware. Este pacote compila o conversor Haskell sv2v e instala licença e auxiliares de registro Haskell. Ele é para desenvolvedores FPGA e ASIC; a saída convertida deve ser revisada antes de síntese ou aprovação de simulação.