Descrição
Builds de hardware LiteX podem incluir fontes Verilog empacotadas para a CPU SERV. Desenvolvedores FPGA e SoC usam pythondata-cpu-serv em experimentos de síntese, simulação e integração de hardware embarcado. Hardware gerado deve ser verificado contra restrições da placa alvo.