FICHA · AUR

python-litepcie

Core PCIe pequeno e configurável

  • PCIe endpoint and host logic FPGA core
  • LIBRARY
  • HARDWARE
  • Só dependência
codex · reviewed · 3 de jun. de 2026 descrição em pt-br · fallback

Descrição

PCIe endpoint and host logic pode ser integrado a designs FPGA e SoC pelo ecossistema LiteX. Desenvolvedores de hardware usam este core em PCI Express device designs, simulação, síntese e bring-up de placas. Gateware gerado pode afetar dispositivos reais, então timing, pinagem e cobertura de testes precisam de revisão.

Permissões

Permissões ainda não analisadas para esta fonte.