Descrição
Projetos VHDL podem ser compilados e simulados pela linha de comando antes de serem usados em hardware ou em fluxos maiores de verificação. Esta variante de desenvolvimento é útil para quem precisa de comportamento upstream mais recente em projetos de lógica digital.
É uma ferramenta especializada de linguagem de descrição de hardware. É útil principalmente em fluxos de FPGA, ASIC e verificação, não em programação comum de aplicativos.