Descrição
Resolve problemas lógicos SMT usados em verificação formal, análise de programas, planejamento e pesquisa. Ajuda desenvolvedores e pesquisadores a verificar se restrições lógicas são satisfatíveis e a inspecionar modelos quando são.
Os resultados dependem da codificação da entrada e das teorias escolhidas. É um motor de raciocínio para fluxos técnicos, não uma prova geral de que um programa ou sistema está correto por si só.