Descrição
Posiciona e roteia lógica FPGA para fluxos Verilog-to-Routing. Desenvolvedores de hardware podem analisar decisões de timing e layout; designs gerados podem afetar comportamento real de FPGA após síntese.
FICHA · AUR
vpr
Packing, placement, routing e análise de timing
- fpga-place-route-cli
- TERMINAL
- Linha de comando
- Desenvolvimento
- Abre direto
- Roda no terminal
codex · reviewed · 5 de jun. de 2026 descrição em
pt-br · fallback Como rodar
vpr
Comandos: vpr
Permissões
Permissões ainda não analisadas para esta fonte.