Descrição
Projetos HDL para FPGAs Intel podem ser simulados com a edição Questa-Intel FPGA Starter incluída no ecossistema Quartus. Isso é útil para verificar comportamento em Verilog ou VHDL antes da síntese e da gravação em hardware.
É uma ferramenta de simulação para linguagens de descrição de hardware, não uma IDE geral de programação. Resultados de simulação reduzem risco, mas não substituem a revisão de restrições, temporização e comportamento específico do hardware antes de enviar para uma placa.