FICHA · AUR

python-litedram

Core DRAM pequeno e configurável

  • DRAM controller logic FPGA core
  • LIBRARY
  • HARDWARE
  • Só dependência
codex · reviewed · 3 de jun. de 2026 descrição em pt-br · fallback

Descrição

DRAM controller logic pode ser integrado a designs FPGA e SoC pelo ecossistema LiteX. Desenvolvedores de hardware usam este core em memory-controller experiments, simulação, síntese e bring-up de placas. Gateware gerado pode afetar dispositivos reais, então timing, pinagem e cobertura de testes precisam de revisão.

Permissões

Permissões ainda não analisadas para esta fonte.