Descrição
Timing de hardware em nível de portas pode ser verificado com um verificador estático de timing. Isso ajuda engenheiros de design digital a inspecionar restrições antes de fabricação ou signoff de síntese.
Verificação de timing depende de restrições, bibliotecas e netlists. Valide entradas e pressupostos da ferramenta antes de usar resultados em decisões de hardware.