Descrição
Projetos VHDL podem ser compilados e simulados pela linha de comando antes de serem usados em hardware ou em fluxos maiores de verificação. Isso ajuda desenvolvedores de design digital a encontrar problemas de sintaxe, lógica e simulação mais cedo.
É uma ferramenta de desenvolvimento especializada para trabalho com linguagem de descrição de hardware. É útil principalmente em projetos de FPGA, ASIC e lógica digital, não em programação comum de aplicativos.