Descrição
Projetos VHDL podem ser sintetizados por um plugin Yosys baseado no GHDL.
É ferramental de síntese de hardware. Ele é útil em fluxos FPGA e de desenho digital, mas netlists geradas devem ser verificadas antes do uso em hardware.
FICHA · AUR
ghdl-yosys-plugin-git
Síntese VHDL baseada em ghdl e yosys
- vhdl-synthesis-plugin
- PLUGIN
- DEVELOPER-TOOL
- ELECTRONICS
- Só dependência
codex · reviewed · 31 de mai. de 2026 descrição em
pt-br · fallback Permissões
Permissões ainda não analisadas para esta fonte.